- 使用chipscope时，怎样得到系统时钟的BUFGDP信号呢？ (2篇回复)
- 各位大虾帮我看看这个程序错在哪？万分感激！ (5篇回复)
- 有没有人了解2MHz PWM芯片的 (0篇回复)
- 二进制转BCD码用VHDL如何写啊 (0篇回复)
- 如何修改占空比？？ (3篇回复)
- 请教高手：RTL 图中连接线是虚线，什么意思？ (0篇回复)
- EDK中定制的IP中，sources中的c语言中输入输出是用什么函数啊？ (0篇回复)
- 请求帮助，我的波形图为什么只能看到1000ns那个位置，之后的就看不到了 (6篇回复)
- 有人用过Synplicity吗？ (7篇回复)
- 关于Altera的PCIE IP核的polarity inversion (1篇回复)
- 玩转FPGA (18篇回复)
- ps2键盘问题，有的键识别好，有的识别不好 ，各位牛人帮我看看程序啊 (1篇回复)
- 求助 (2篇回复)
- PCIe的RC和EP能同时跑在1.25G吗 (10篇回复)
- 请问大家，画PCB时FPGA芯片正下方可不可以不放thermal pad？ (0篇回复)
- 单片机与FPGA共用时钟 (2篇回复)
- 关于Actel FPGA (2篇回复)
- X家spartan3中哪款的逻辑资源大致和A家的ep3c25相当 (1篇回复)
- 能通过FPGA搭建一个手机系统么？ANDROID (1篇回复)
- 用Vhdl写的分频器的代码问题！ (10篇回复)
- 基于FPGA的串行通信UART设计 (6篇回复)
- 用1MHZ的频率产生1S的脉冲信号 该怎么写 (5篇回复)
- 错在哪？？？？？？？？？ (0篇回复)
- 有没有人调过spartan 3e板子上的ADC接口，想请教一下？ (0篇回复)
- 在用as模式往板里考程序的时候出现了这个问题 不知道怎么解决啊 (3篇回复)
- 请问，VHDL语言中下降沿检测的函数是不是falling_edge()? (2篇回复)
- 眼看没啥子问题结果出这问题了 (0篇回复)
- 求Verilog代码 (0篇回复)
- Quartus 下载问题 (0篇回复)
- Timing Arcs 这个术语怎么翻译？ (0篇回复)
- xilinx如何设计一个基于ip核的多串口扩展电路 (1篇回复)
- modelsim 仿真没有输出 (0篇回复)
- 有谁会 Simulink中的Kalman滤波器的使用，可以告诉一下吗? (1篇回复)
- Altera的PCIE参考设计中的Avalon-ST (2篇回复)
- 大家Altera的CPLD都在哪里买？ (0篇回复)
- 关于ISE Design Suit 12.2中SDK debug的问题。 (0篇回复)
- 高速可编程信号发生器 (1篇回复)
- ISE自带的FIFO宏 (6篇回复)
- V5的ROCKETIO时钟修正问题 (3篇回复)
- Xilinx Virtex5在没有配置的情况下的默认输出是否可以控制？ (1篇回复)
