- 麻烦大家问一下，这是什么问题呀，怎么解决 (0篇回复)
- 仿真错误，帮帮忙 (0篇回复)
- 时钟设置问题 (0篇回复)
- 电机插补小程序，请求解答 (2篇回复)
- 谁愿意帮小妹做个作业 我做不出来 (5篇回复)
- FPGA設計LED燈~~請教各位大大 (1篇回复)
- VHDL问题：设计一个电路满足下列功能： (1篇回复)
- verilog两个程序几乎一样，为什么其中一个有问题？ (24篇回复)
- 关于verilog编程风格的问题 (2篇回复)
- 有谁知道在软核硬件部分设计中，最后引脚配置时 方向不显示 input 或者 output (0篇回复)
- 亚洲有verilog的比较多，欧洲的有vhdl的多，是这样么 (2篇回复)
- 各位看看我这程序怎么不出波形呀？？？ (13篇回复)
- verilog中有限状态机的两种的分析？ (3篇回复)
- 语法有区别没？ (2篇回复)
- 世界因电子而不同 (1篇回复)
- verilog请教一个小问题 (12篇回复)
- 各位大侠 给我个下载quartus的下载地址吧 下载了几个 安装不了 (2篇回复)
- 求助各位大侠：冒泡排序法 (3篇回复)
- 各位高手有FPGA最小系统电路图吗？ (1篇回复)
- 想学习FPGA 来报道 希望大虾们多多照顾 (6篇回复)
- 请教各位大虾 做一个可变模值的计数器 啥思路 (1篇回复)
- FPGA的并行多通道激励信号产生模块 (0篇回复)
- 莱迪思今日发布改进了综合和功耗优化的CPLD设计工具 (0篇回复)
- 基于FPGA的PPM调制解调系统设计 (0篇回复)
- 目标设计平台使基于FPGA的系统开发易如反掌 (0篇回复)
- 请教各位大侠，PowerPC默认的系统就是xilkernel，micblaze默认的就是standaalone吗 (1篇回复)
- 设置了两个inout的IO口 通过一个按键连在一块了 2 让两个IO都输出 (0篇回复)
- 请问如何用verilog 让BE2的显示屏显示 (0篇回复)
- 各位大侠，我写的4*4矩阵键盘，想实现5ms的延时消抖，出现问题，能帮我看看错误码？ (9篇回复)
- 怎么给寄存器赋初值 (1篇回复)
- 分布式算法滤波器系数ROM的设定问题？谢谢！ (1篇回复)
- 使用chipscope时，怎样得到系统时钟的BUFGDP信号呢？ (2篇回复)
- 各位大虾帮我看看这个程序错在哪？万分感激！ (5篇回复)
- 有没有人了解2MHz PWM芯片的 (0篇回复)
- 二进制转BCD码用VHDL如何写啊 (0篇回复)
- 如何修改占空比？？ (3篇回复)
- 请教高手：RTL 图中连接线是虚线，什么意思？ (0篇回复)
- EDK中定制的IP中，sources中的c语言中输入输出是用什么函数啊？ (0篇回复)
- 请求帮助，我的波形图为什么只能看到1000ns那个位置，之后的就看不到了 (6篇回复)
- 有人用过Synplicity吗？ (7篇回复)
