- 有人会DDS系统设计吗 (3篇回复)
- 麻烦各位给修改下,我这个实现不了输出的结果,结果直接置位高低电平了.. (2篇回复)
- 频率计的verilog的程序 (4篇回复)
- 问下一个关于Verilog中的case的问题要完成一个256选1电路 (6篇回复)
- VHDL syntax error at counter10.vhd(32) near (3篇回复)
- 如何分频我想从50MHZ的时钟频率分出 6MHZ的时钟，该如何做呢？好象不是整数倍哦 (3篇回复)
- QuartusII在编译时出现的问题 (6篇回复)
- 谁能给点通信模块方面的设计技巧和实例 (2篇回复)
- 大家说我看什么书来入门verilog呢？ (6篇回复)
- 为什么顶层模块有两个时钟？ (4篇回复)
- 我用VHDL做了一个分频器，怎么能消除延迟？ (5篇回复)
- 说话人识别系统用FPGA能做出来吗？ (3篇回复)
- 用双模前置小数分频器实现任意小数分频的VHDL源代码 (4篇回复)
- verilog多点例化问题 (3篇回复)
- 关于异步FIFO中两个时钟相差很大的问题 (3篇回复)
- 求助！ＶＨＤＬ程序由于输入输出的位数太多，导致不能用现有的芯片硬件 (4篇回复)
- verilog编译仿真时出现问题（程序如下） (4篇回复)
- 用状态机实现对A/D转换器ADC0809的采样控制电路 (4篇回复)
- fpga做频率计遇到的问题 (3篇回复)
- 用FPGA控制CAN控制器SJA1000，主要是初始化部分 (2篇回复)
- 谁有基于dds的vhdl实例，带原理图 (3篇回复)
- 用MAXPLUSII调试UART模块的奇偶校验器，波特率发生器，计数器各有个问题 (2篇回复)
- vga控制器设计，仿镇波形能出来，可是到实验箱上实现的时候，却显示不出来任何东西 (3篇回复)
- 关于XC3S400控制adc采样问题 (4篇回复)
- vhdl如何建立自己的livrary？ (2篇回复)
- vhdl中的元件配置问题 (2篇回复)
- 外接RAM的测试程序VHDL语言的 (3篇回复)
- 60-70M/S数据频率能不能写入SDRAM？ (3篇回复)
- FPGA spartan3的工作频率相关问题 (2篇回复)
- testbench哪里错了呢.. (3篇回复)
- 亚稳态是怎么形成的？如何消除阿？ (3篇回复)
- Verilog生成伪随机序列? (2篇回复)
- 高阻态的描述？？ (1篇回复)
- 用VHDL写hilbert transformer (4篇回复)
- 怎样使用wait语句设计一个电平敏感的锁存器 (1篇回复)
- 如何控制已给的信号的占空比可调？？ (2篇回复)
- ise中.ngo是什么文件 (3篇回复)
- 用FPGA怎样设计一个逻辑分析仪啊？ (2篇回复)
- 新手请教高手指点程序一点问题 (2篇回复)
- 如何在VHDL顶层模块下例化Verilog模块 (3篇回复)
