- 奇数分频 (7篇回复)
- 在verilog里边调用不同文件里边的模块使用'include就可以了，可是vhdl怎么办？ (6篇回复)
- 新手求助!以下错误怎么改？ (3篇回复)
- verilog不知道对不? (5篇回复)
- 求电子万年历的VHDL程序 (3篇回复)
- 关于脉冲的宽度？ (4篇回复)
- 你好！可不可以把你的可以实现加减乘除的VHDL程序贴在上面啊 (6篇回复)
- 如何开始学习Verilog？ (5篇回复)
- 哪位有des加密算法的fpga源程序啊!小弟急用! (4篇回复)
- quartusII里警告的影响 (3篇回复)
- vga彩条信号显示控制器 (6篇回复)
- verilog 中的函数(tunction)如何用？ (3篇回复)
- 问题仍在继续——一个初学者请教：寄存器赋值问题？ (3篇回复)
- 如何产生一个不对称的clk? (4篇回复)
- 有能给个用VHDL编写的小系统的程序啊 (4篇回复)
- 序列检测器~~~~ (7篇回复)
- 求助：关于Verilog的问题 (5篇回复)
- 问个菜鸟级的问题 (5篇回复)
- 如何在Verilog实现一个将加法器的结果载入D触发器的代码 (6篇回复)
- 如果要设计个模块，这个模块时钟有125MHZ和250MHZ选择 (5篇回复)
- 利用verilog语言实现数学函数，如sine、cos函数、log2x以2为底的对数函数 (5篇回复)
- 5分频（占空比3：2） (2篇回复)
- 在用原理图编绎出现一个问题，请问一下用这种方式编译应该注意哪些问题 (3篇回复)
- 各位请帮我看一下这是用什么语言写的程序？ (3篇回复)
- 有人用VHDL写过产生服从高斯分布且方差可调的随机噪声的程序吗？ (5篇回复)
- 请教VHDL语言的高手 (3篇回复)
- fpga组合逻辑反馈问题 (3篇回复)
- 关于选片？ (4篇回复)
- verilog想要实现一个轮寻的优先级仲裁器 (2篇回复)
- MaxplusII 仿真时出现miss source的错误提示 (4篇回复)
- wire [`addr_size-1:0] #(5) addr = addr_r;＃（5）是延时的意思吗？ (4篇回复)
- 有人会DDS系统设计吗 (3篇回复)
- 麻烦各位给修改下,我这个实现不了输出的结果,结果直接置位高低电平了.. (2篇回复)
- 频率计的verilog的程序 (4篇回复)
- 问下一个关于Verilog中的case的问题要完成一个256选1电路 (6篇回复)
- VHDL syntax error at counter10.vhd(32) near (3篇回复)
- 如何分频我想从50MHZ的时钟频率分出 6MHZ的时钟，该如何做呢？好象不是整数倍哦 (3篇回复)
- QuartusII在编译时出现的问题 (6篇回复)
- 谁能给点通信模块方面的设计技巧和实例 (2篇回复)
- 大家说我看什么书来入门verilog呢？ (6篇回复)
