- 输出端口这样定义合适想把dataout定义成位宽为12长度为6的数组 (17篇回复)
- 有没有具体实例是贯穿整个设计的啊？ (15篇回复)
- MAXPLUS II怎么不能进行编译和仿真啊？ (15篇回复)
- 同步置位与异步置位区别？ (13篇回复)
- verilog怎么才会自动生成ram或rom？ (10篇回复)
- 这个verilog程序有何问题？ (14篇回复)
- fpga优秀设计的十大戒律 (12篇回复)
- 给一个信号赋值后，信号就一直是那个值，那还要锁存器干什么？ (13篇回复)
- VHDL实现16位精度锯齿波 (13篇回复)
- 用vhdl编写一个时钟日历，我该如何编写呢？ (10篇回复)
- fpga关于4倍频的讨论 (10篇回复)
- 编译出现如下的警告Warning (10030):这句警告是什么意思？高手指点下 (12篇回复)
- verilog中@（）语句的探索与讨论 (11篇回复)
- testbench问题！！ise中为什么不能编写verilog的testbench?却能编写vhdl的. (14篇回复)
- 编译警告怎么消除？ (9篇回复)
- verilog一个运算符的问题 (11篇回复)
- quartusII这个警告有什么影响?应该怎么避免？ (11篇回复)
- 大家fpga设计都用什么软件？ (25篇回复)
- 面向多媒体的FPGA设计？ (8篇回复)
- verilog异步触发问题 (9篇回复)
- SystemVerilog语言简介 (10篇回复)
- 想将两个8位数组合成一个16位的数,这样的VHDL程序怎么写? (11篇回复)
- verilog8位数的串入并出 代码 (8篇回复)
- verilog程序?谢谢了 (12篇回复)
- verilog初学者实际工作中遇到的问题 请大家指点下~~~ (10篇回复)
- 什么叫可综合 (9篇回复)
- Verilog的结构语句、系统任务... (10篇回复)
- 计数器问题，这个代码的testbench对不对，仿真的时候，输出一直是X (7篇回复)
- 请教Verilog的问题data;这句中既然是定义了一位的，为什么又要定义成[0..0]这样的形式 (10篇回复)
- verilog这段代码的输出怎样去掉毛刺 (11篇回复)
- QUARTUS的延时和初始化问题 (10篇回复)
- FPGA引脚输出(LVTTL)随频率变高而严重变形，怎么解决 (0篇回复)
- 求助：这样的信号怎么产生呢？ (8篇回复)
- 模块中设计了一个分频器,产生的频率要同时给我设计的两个FIFO同时提供时钟. (7篇回复)
- 有个程序那个reg给dout赋值是不是就是给dout赋初值,如果不是,那么要给dout 一个初值 (9篇回复)
- 一段关于流水代码的问题 (7篇回复)
- VHDL菜鸟问题 (9篇回复)
- process进程内外的串行并行? (10篇回复)
- 哪位高手能帮我写一下用Verilog HDL语言来实现组相联cache的行为级设计! (4篇回复)
- 推荐一本学习VHDL的教材 (7篇回复)
