- 一个关于NCP ip核使用的问题 (0篇回复)
- 草坪割草自动化设计之路_割草机器人主板 (0篇回复)
- 转一个两层的电路板，板子上有一个S2060A芯片，总是烧掉，谁能帮我解决一下，有酬谢 (0篇回复)
- VGA三种基色如何转换正彩色？ (0篇回复)
- Verilog HDL 程序最后一个参数在什么作用啊 (0篇回复)
- 大家一般去哪里买元器件 (0篇回复)
- 谁用过DE0板啊？ (0篇回复)
- ucf io中的设备号在哪里找啊 在哪个文件中定义的 (0篇回复)
- quartus工程自动新建文件夹bd (0篇回复)
- modelsim学习记录 (0篇回复)
- ModelSim版本功能与性能差异 (0篇回复)
- 什么是modelsim (0篇回复)
- 如何使用ModelSim仿真 (0篇回复)
- 如何建立XILINX FPGA开发中的ModelSim仿真环境 (0篇回复)
- verilog代码输出和约束？ (0篇回复)
- 在没有工程的情况下怎样下载elf文件啊？ (0篇回复)
- 求助：关于移位的操作 (0篇回复)
- 求助 (0篇回复)
- Modelsim仿真时测试文件出现错误，请版主和朋友们帮忙看看。 (0篇回复)
- verilog语句块:当wrsig从0到1时，wrsigrise为1，这个怎么看啊 (3篇回复)
- FPGA适合做哪些方面的工作？ (3篇回复)
- 请问一下锁相环一定要用锁相环时钟吗 (0篇回复)
- if语句中不能调用MODULE，怎么办？ (1篇回复)
- FPGA 适合做计时吗? (3篇回复)
- 朋友们的FPGA都是自学的？ (2篇回复)
- 编uart异步串口协议， 用的8MHz外部时钟，波特率9600bit/s，应该分频多少？ (1篇回复)
- 关于Verilog hdl编写语音识别的算法 (0篇回复)
- FPGA只有部分管脚有输出 (2篇回复)
- 我是新手 请多多关照 (2篇回复)
- 请给我推荐一个FPGA开发板吧 (3篇回复)
- 关于VHDL进程的问题 (11篇回复)
- 在VHDL语言里面时钟的上升沿是clk'event and clk='1',那下降沿又是怎么表示的呢？ (24篇回复)
- lcd的问题 (0篇回复)
- 请问74hc165两片级联，Q7先输出本级并入数据还是先输出前级DS串入数据？ (0篇回复)
- iic程序，求解答 (0篇回复)
- 请问如何用$monitor监测信号在时钟上升沿是否变化？ (0篇回复)
- 初学者使用Quartus II中的问题 (0篇回复)
- 深圳承兴益电子有限公司样板收费标准 (0篇回复)
- 求助：这条语句具体是什么意思？ (0篇回复)
- FPGA设计研修班（Altera初级培训班）--至芯FPGA创新中心 (0篇回复)
