- 基于FPGA/CPLD的函数信号发生器，找人代做，有酬劳 (4篇回复)
- VHDL 实现正旋信号发生器 仿真总是出现问题 (4篇回复)
- 设计一个基于FPGA的信号发生器 (0篇回复)
- 有谁用FPGA研发医用B超机的？ (5篇回复)
- 欢迎加入 FPGA开发讨论群 人数上线200~500 QQ 群号FPGA技术交流群500人 175370031 (0篇回复)
- 请问ISE下载程序时，出现错误，说找不到.msk文件 是怎么回事？ (0篇回复)
- FPGA技术交流群 200人上限 高级群 (0篇回复)
- 请高手指点 (3篇回复)
- 用的是AGL030V5,内核电压加的是1.5V,可是我以下载完程序就变成1.8V了 (0篇回复)
- power pc系统开发内容 (0篇回复)
- 有谁用过 AT91R40008 芯片的？ (0篇回复)
- 如何猜分状态机 (16篇回复)
- 请教下，比较简单的状态机设计，是用手动输入verilog的方式，还是用它的状态机向导？ (1篇回复)
- modelsim里面两段式状态机能编译吗 (2篇回复)
- 开关电源的输出电感选择得较小有什么好处？小电感搭配小电容这种说法是什么意思? (0篇回复)
- 如何选择FPGA开发板？ (4篇回复)
- symbian开发 (0篇回复)
- 求助 (0篇回复)
- 我有一个二选一的数据选择器但是两个输入的数据不是同时到达，其中一个有延时 (4篇回复)
- quartusii 如何仿真PLL？ (1篇回复)
- tlc2543 (0篇回复)
- 怎么把程序下载到FPGA芯片里运行仿真呀 (3篇回复)
- 求教 quartus 添加元件菜单中buffer->wire元件意思 (1篇回复)
- win7为什么安装不了QUARTER2 9.1 (1篇回复)
- FPGA中如何旁路NIOS核？ (1篇回复)
- 新款回路校验仪，何以最好卖？ (1篇回复)
- VHDL代码的仿真 (1篇回复)
- VHDL语法问题 (2篇回复)
- clk1 <= ~clk1;中间=之前的是什么意思啊？ (3篇回复)
- verilog 关于余除 '%' 的问题 (1篇回复)
- xilinx 内部IP核函数各个参量讲解 哪里有 (3篇回复)
- DDS（VHDL)的例子,很经典 (2篇回复)
- 电子门，给你带来别样的精彩！ (1篇回复)
- flip-flop这个单词具体是什么意思 (2篇回复)
- 1.两句if语句，一个没有elsif，问有没有区别2.latch与flip-flop的区别大家说说！ (15篇回复)
- 请问一个关于DDS生成正弦波的问题先写语句还是先用IP核 语句和IP核又如何实现联系 (2篇回复)
- 有人用过chipscope吗 (5篇回复)
- FPGA检测输入信号，类似于序列检测 (1篇回复)
- 如何产生超前码和滞后码？ (0篇回复)
- 关于进程执行的小问题！急求高手解答。 (7篇回复)
