- 如题，我想在编译了程序之后，自动分配引脚，不知道应该怎么样自动分配呢？ (0篇回复)
- 如何在XPS 中自动生成ＩＳＥ工程 (0篇回复)
- 状态机仿真正确 但综合不出来状态图怎么回事啊？ (0篇回复)
- 征求Xilinx 编程VHDL语言 fpga实现 (0篇回复)
- 带问有没有那位手上有DE2要出售的？ (0篇回复)
- 请问谁用过TTLC7524啊？ (0篇回复)
- 有用过LABVIEW设计USB通信的大侠吗？ (0篇回复)
- 有人用过altera的双端口ram吗 (0篇回复)
- 请问高速8位DA用来转换信号的用什么型号啊？ (0篇回复)
- xilinx公司的System ACE CF解决方案中 ，CF卡可以同时存储程序和数据吗？ (0篇回复)
- Fast Input/Output Registers约束 (0篇回复)
- 关于DD2控制器IP 核调用问题 (0篇回复)
- 成功解决FPGA设计时序问题的三大要点 (0篇回复)
- Xilinx 嵌入式平台的优势及组成元素 (0篇回复)
- 利用 Xilinx FPGA 简化硬件和软件开发白皮书 (0篇回复)
- 经常看到gate这个词. 能够具体解释一下它的含义, 例举其用法以及如何避免问题？ (0篇回复)
- FPGA生产产商提供了IP, 如何用第三方软件, 如Advantage , 调用并进行仿真？ (0篇回复)
- 为了保证设计可靠性, 需要重点关注哪些方面？ (0篇回复)
- 如何在设计前期分析芯片的功耗？ (0篇回复)
- 用MAXPLUSII或QUARTUS多次编译同一设计生成的带延时的网表文件中的延时是否一样？ (0篇回复)
- 关于双向口的仿真, 如果双向口用作输入口, 输出口该怎么设置？ (0篇回复)
- IP CAPTION 就是核发生器, 它运行在核发生器目录下吗？ (0篇回复)
- 用modelsim后仿真时需要用到XILINX的库 (0篇回复)
- 在VHDL中, 定义为SIGNAL的量起到什么作用？什么时候需要定义这个量？ (0篇回复)
- 在FPGA中是以何种形式实现VHDL的变量类型的？ (0篇回复)
- SRFF = SR flipflop SRFF和SR latch有何区别？ (0篇回复)
- 如何将FPGA设计转为ASIC设计？ (0篇回复)
- 如何在ISE 中看到PAD TO PAD 的布线情况？ (0篇回复)
- 由于现在的设计基本上都是同步设计, 那么PAD TO PAD CONSTRAINT 在什么情况下使用？ (0篇回复)
- ISE中PAD TO PAD CONSTRAINT 是否是包括输入输出的pad时延？ (0篇回复)
- 关于vhdl的问题：如果a、b、c同时改变, 该进程是否同时执行三次？ (0篇回复)
- 什么是.scf？ (0篇回复)
- NIOS+LWIP网络传输速度能够达到多少 (0篇回复)
- VHDL设计的消抖与滤波 (0篇回复)
- 急求 VHDL语言编写 (0篇回复)
- 阅读HDL程序的方法 (0篇回复)
- FPGA与DSP数据通信问题 (0篇回复)
- 一个工程师有关FPGA项目的感言 (0篇回复)
- FPGA设计高手是怎么设计关键模块的 (0篇回复)
- FPGA设计需要的技能 (0篇回复)
