- 用 FPGA 的计算机在实现 一项具体功能时的流程是如何的 ？ (0篇回复)
- illegal Procedural Assignment 怎么修改啊 (0篇回复)
- 状态机实现的与8051总线接口 (0篇回复)
- 求助：文件怎么打开 mcs 和XSVF 用什么软件打开阿 (0篇回复)
- 关于sram的一个问题 (0篇回复)
- FPGA设计脉冲量采集的加时码！ (0篇回复)
- 新手跪求帮助，FPGA带FFT核的处理速度表现该在哪里查？ (0篇回复)
- 如何用verilog语言读写flash (24篇回复)
- cpld可以实现一个260纳秒的延时 (3篇回复)
- EPM7128 瞬间发热问题 (4篇回复)
- 双口ram为何不能在线读写数据？ (2篇回复)
- CPLD的项目关于FLASH MEMORY的问题 (3篇回复)
- 请问大家有画波形图的好工具没有啊 (3篇回复)
- 请教CPLD如何实现ARM扩展ISA总线 (1篇回复)
- 用状态机设计的串行数据接收器，怎么仿真都不对 (2篇回复)
- 请教一下关于transport延时的问题？ (3篇回复)
- 做个RISC CPU的很多单独模块，怎么把他们弄成一个整体？ (2篇回复)
- 关于CPLD的设计 (1篇回复)
- 如何用逻辑判断两个秒脉冲哪个先到？ (2篇回复)
- cpld中的SRAM,我用QUARTUS中生成一个MODEL，然后再综合的时候，报告说不支持 (3篇回复)
- 关于状态机不运行的问题（急急急急） (6篇回复)
- maxplus编译文件时出现bit_select with a non-constant index 错误 (2篇回复)
- verilog新手求助 有什么块程序，测试程序，我想自己验证一下，可是不知道怎么验证 (2篇回复)
- 状态机问题，发现复位后开始几个周期内输出无任何反应，隔了好几个周期才开始有输出? (2篇回复)
- 有必要学习ISE，QuartusII等集成工具吗？来完成Rocket IO,BRAM等设计吗 (4篇回复)
- 状态机无任何输出 高手进 (4篇回复)
- 想实现GPIO与XGPIO的管脚电平一致，编了下面的程序 (1篇回复)
- 状态机的例子是分了三个process的那种 不同process之间是并行执行的 (4篇回复)
- verilog在变量定义时可以直接赋初值 (5篇回复)
- 14bit双向IO口 cpld (2篇回复)
- 如何用VHDL语言设计CRC编码器 (2篇回复)
- vcs作后仿真如何dump出vpd波形文件 (3篇回复)
- 请问我用JTAG口向CPLD写入程序，如果要删改，应如何把这些程序删除？ (1篇回复)
- verilog测试文件使用方法 (1篇回复)
- 我的.vhd文档不能编译。MAX_PLUS2的lisence.dat文件在哪有下的？ (2篇回复)
- 求助：使用Quartus 软件仿真工具出现的问题 (1篇回复)
- 单进程状态机的设计 (6篇回复)
- 求助:EZUSB FX2调试遇到问题?? (4篇回复)
- 如何在FPGAADVANTAGE 6.1里加MODELSIM? (1篇回复)
- epm270里的ufm（user flash memory）可以用来干什么 (4篇回复)
