- 8位全加器的例子？ (2篇回复)
- verilog3人表决器 (2篇回复)
- 频率计设计时遇到的问题 (1篇回复)
- 关于脉冲按键电话按键显示器 (2篇回复)
- MCS51单片机与FPGA接口逻辑设计的程序 (3篇回复)
- 交个eda的课程设计，要做一个转速表的设计。其中用到了码盘，led显示 (1篇回复)
- 含有计数器的状态机怎样写才好？ (1篇回复)
- 请教高手，帮我看看怎么改verilog程序 (3篇回复)
- 前仿真正确，后仿真错误，这是什么原因呢？ (3篇回复)
- wire [8:0]w1是什么意思啊 (4篇回复)
- 求一个18阶本原多项式 (2篇回复)
- 如何产生300hz的三相方波 (2篇回复)
- 用verilog HDL进行frame电路的描述 (2篇回复)
- 这样VHDL转换Verilog对吗？ (1篇回复)
- 用ISE生成一个双口RAM后如何例化？ (3篇回复)
- 程序出现警告，错误在什么地方？ (2篇回复)
- 求对一信号连续采集，连续取平均值的算法 (3篇回复)
- 求vhdl实现cmi码/ami码程序 (1篇回复)
- verilog菜鸟问题 (1篇回复)
- 做FFT实现的时候多个相同模块并行调用运行怎么处理 (1篇回复)
- 哪位高人帮我看看verilog程序 (2篇回复)
- 谁有半整数分频器的正确VHDL 程序 (1篇回复)
- 问？？？？？？？？ (0篇回复)
- 如何做并行加法？ (1篇回复)
- 基于FPGA的QPSK调制解调研究 (1篇回复)
- 谁有fir滤波器DA算法的VHDL代码 (2篇回复)
- i2c master内核频率是外部SCK的5倍吗？在协议上没有看到 (1篇回复)
- 用FPGA控制时钟芯片8563写定时器 (1篇回复)
- 如何写寄存器的读写控制 (1篇回复)
- TestBench调用TEXTIO读取测试激励文件时，测试激励文件要放在哪才能被读取？ (1篇回复)
- 简易数字钟代码 vhdl (0篇回复)
- VHDL编写的60进制计数器，编译出错。 (2篇回复)
- 为什么综合时管脚都没连上？ (0篇回复)
- 这句verilog代码是什么意思?写得是否正确? (2篇回复)
- 哪位有基于FPGA实现的costas载波环 (1篇回复)
- 一个verilog电子秒表 (2篇回复)
- 如何用verilog编写与CPU的接口? (2篇回复)
- 求助 关于定时器 (0篇回复)
- 如何在FPGA中实现数组的排序？ (1篇回复)
- 高速双口RAM的实现 (0篇回复)
