- VHDL编写的60进制计数器，编译出错。 (2篇回复)
- 为什么综合时管脚都没连上？ (0篇回复)
- 这句verilog代码是什么意思?写得是否正确? (2篇回复)
- 哪位有基于FPGA实现的costas载波环 (1篇回复)
- 一个verilog电子秒表 (2篇回复)
- 如何用verilog编写与CPU的接口? (2篇回复)
- 求助 关于定时器 (0篇回复)
- 如何在FPGA中实现数组的排序？ (1篇回复)
- 高速双口RAM的实现 (0篇回复)
- 急求一维DCT原代码 (0篇回复)
- vhdl地铁售票系统代码或者方案 (1篇回复)
- DDR2和DDR3的区别 (至芯科技FPGA培训中心) (2篇回复)
- 求：VGA控制实现俄罗斯方块游戏verilog代码 (0篇回复)
- 求SCI接口的Verilog程序 (0篇回复)
- cic抽取滤波器的vhdl程序啊！ (0篇回复)
- 请问存储器的移位能否用循环来实现啊?因为涉及的位数比较多,所以想用循环做. (4篇回复)
- 求8位10进制频率计VHDL的程序? (0篇回复)
- 设计一个计时范围为0.01秒～1小时的秒表： (0篇回复)
- fpga新手求助分时复用问题 (1篇回复)
- 用FPGA做函数信号发生器 要求产生3肿波形 (1篇回复)
- 把写好的I2C代码下到APB桥上，要做什么？ (0篇回复)
- TEXTIO文件的应用怎么利用textio文件的形式进行电路测试 (1篇回复)
- 救助：Mars-XC3S400-U FPGA开发板 (0篇回复)
- fpga新手紧急求助:如何根据XILINX应用规范XAPP008.002实现波形发生器? (0篇回复)
- Q2 和 MAX+PLUS II 生成的 配置文件大小的查看 (0篇回复)
- 关于FFT数据输入倒序的问题？ (0篇回复)
- 设计伪随机地址发生器时（LFSR），可以使用clk时钟信号和另一个信号相与得出一个信号 (0篇回复)
- 求带testbanch的 VERILOG例程 (0篇回复)
- 求16位乘法器的Verilog程序 (0篇回复)
- 关于ddr sdram控制器的一个问题？ (0篇回复)
- 如何使用quartus 2的增量编译与逻辑锁定功能 (0篇回复)
- 用VERILOG或VHDL写一段代码，实现消除一个glitch (0篇回复)
- 求用Verilog hdl 编写的 硬盘控制程序 (0篇回复)
- 异步FIFO疑问 (0篇回复)
- 请教关于read()函数 (0篇回复)
- 学习VHDL ,在使用nclaunch 编译代码的时候出现了一个错误,不知该如何解决 (0篇回复)
- 关于bpsk/qpsk调制的问题 (0篇回复)
- 在ISE下仿真老是通不过！！为什么！！ (0篇回复)
- 改的(2,1,7)维特比open_core，veirolog, (0篇回复)
- 请求懂Verilog HDL语言的朋友们帮我看看这个程序 (0篇回复)
