- 关于sof和pof文件的问题！ (0篇回复)
- 谁能帮写一个BP网络算法的Verilog或者VHDL程序，价钱商量 (0篇回复)
- 关于ALTERA FPGA 烧写程序不运行的问题 (0篇回复)
- Quartus中仿真时出现no simulation input file assignment specify 解决方法 (0篇回复)
- sram的verilog程序 (0篇回复)
- FPGA中有定时器模块吗？如果有怎么调出来啊 (3篇回复)
- 求助 (1篇回复)
- 谁能帮忙弄一个vhdl计时程序 要求分和秒 含顶层文件 (0篇回复)
- fpga仿真软件哪个好用？ (5篇回复)
- spartan6用多大的晶振呀？ (0篇回复)
- NIOS 中的C程序烧不到FLASH中的问题？ (1篇回复)
- 如何在sopc中添加自定义组件？ (2篇回复)
- nios ii ide 中怎样打开已存在的工程？ (2篇回复)
- NIOSS II问题在IDE里如何实现输出等于输入，即PIO输出等于PIO输入？？ (0篇回复)
- 430 可以直接 5V输入吗 ？ (1篇回复)
- 请问大家都用什么版本ise (2篇回复)
- 如何在ISE中添加第三方 GSI 库 (1篇回复)
- 怎样在ISE中挂工艺库？ (0篇回复)
- 跪求FPGA高手帮忙仿真 (2篇回复)
- 有人使用Nios2 IDE 9.1 版本软件烧写Flash么？ (0篇回复)
- DE0的GPIO 输入输出电压可以达到多少？ (1篇回复)
- 请问高手如何实现FPGA和CAN控制器(如SJA1000）的通信？ (3篇回复)
- linux ARM FPGA和DSP这四个方面的问题 (8篇回复)
- VHDL里面如何计算三角函数？ (1篇回复)
- 寻会用catapult的高人 (1篇回复)
- ise下面如何制定编译库？ (1篇回复)
- 关于VME总线和FPGA (4篇回复)
- 在逻辑电路中的RESET信号到底用高电平好还是低电平好？ (5篇回复)
- 问一个异步fifo中读指针和写指针同步的问题 (5篇回复)
- 各位高手：问一下，我要无线传输频率为100M的数据，能不能用射频模块？ (0篇回复)
- VCS仿真systemverilog的参数 (0篇回复)
- pads2007怎样删除多余的层？ (0篇回复)
- ACTEL, ProASIC3未使用引脚可以设置成输入高阻吗？ (0篇回复)
- 有人用过stratix4的column LVDS channel吗？ (0篇回复)
- fpga的全局时钟网络到底是什么意思啊 (0篇回复)
- VHDL有元件例化 verilog里面有吗？是不是一样的啊？ (0篇回复)
- cpu功耗在哪datasheet哪里可以看到？ (0篇回复)
- 请问在clk上升沿状态机中实现将脉冲移动半个周期（也就是下降沿动作）？ (0篇回复)
- 寻求在上海地区用fpga设计开发人员合作 (0篇回复)
- kankan (0篇回复)
