- verilog偶数个非门进行短暂的延时防止优化的问题 (4篇回复)
- 关于示波器等效采样和实时采样 (0篇回复)
- MAX PLUS II 的时钟频率问题 (2篇回复)
- 我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗 (1篇回复)
- 请教设计停表的verilog 代码 (1篇回复)
- Quartus里说生成netlist必须用smnplicity而不能用synplicity pro? (0篇回复)
- 同一型号的封装管脚不同能编译一样么！ (0篇回复)
- 【求助】 有关状态机自动售货机设计 (1篇回复)
- 这个芯片的管脚信息:EPF10K20TC144-3 (0篇回复)
- SPI Flash ROM 取代 EPROM 可行? (3篇回复)
- FPGA 读写DPRAM错误 (1篇回复)
- 为何异步复位那要加2个D触发器才能保证无亚稳态？ (0篇回复)
- 在状态机里加入并行向串行转换 (1篇回复)
- 如何用verilog 编写对数等式？？ (2篇回复)
- 关于fpga编程时的时序问题该如何匹配呢？ (0篇回复)
- vhdl代码在webpack6.2 下assigned package pins 时发生的问题？ (0篇回复)
- 状态机可以嵌套吗？就是一个state和一个sub_state?还是得把它们写成并列的状态呢？ (2篇回复)
- 用verilog编写testbench,ModelSim的大牛可否过来指点一下？ (0篇回复)
- 如何不让Quartus2生成这些后缀的文件？ (0篇回复)
- 有关moore，mealy两种状态机的教程吗？ (2篇回复)
- CPLD可以接几个晶振 (0篇回复)
- 谁用过synplicity 的 Certify (0篇回复)
- [求教]关于VHDL变量在状态机中赋值的问题 (0篇回复)
- 谁使用过STRATIX1S10这块板子？ (0篇回复)
- [求助]assign package pins时出问题 (0篇回复)
- [求助]ISE在VHDL中怎样使用一个编译好的SCH资源？ (0篇回复)
- 请教：不同的工艺库仿真时对不定态的处理问题 (1篇回复)
- CPLD接RC滤波器问题 (0篇回复)
- VHDL生成图元以后，在原理图文件中使用 (1篇回复)
- CPLD 8051内核的BDF (0篇回复)
- 我的状态机是怎么回事?? (1篇回复)
- 状态机的问题，请教高手关于状态机的研究思路 (0篇回复)
- VHDL编好程序后加载到CPLD中数据紊乱问题??? (1篇回复)
- 高手发一下基于VERILOG的状态机, (1篇回复)
- CPLD语言：想用一个模块实现延迟功能，并且能够在仿真中看出 (1篇回复)
- EDIF规范的链接包含LPM规范 (0篇回复)
- 请教时钟选择器的程序 (0篇回复)
- 在VHDL 里想用FORCE ,应该用什么命令呢? (0篇回复)
- VHDL设计一个T接线器 (1篇回复)
- fpga高难度 的程序 (0篇回复)
