- 有限状态机设计的文章的下载链接地址啊？ (2篇回复)
- 关于专门画状态转换图的工具 (0篇回复)
- 为什么说<frame_over>和<word_over>没有使用呢？ (0篇回复)
- 设计一个简单的电话模拟拨号系统 (0篇回复)
- lattice的新手最近用到一款lattice的CPLDLCMXO1200 (0篇回复)
- 状态机的问题 (1篇回复)
- 请教状态机的仿真问题。 (3篇回复)
- verilog，vhdl (0篇回复)
- pcb实施时候，对于芯片供电有什么具体的要求吗？ (1篇回复)
- 双向口的时序仿真问题 (0篇回复)
- CPLD里面可以定时吗? (0篇回复)
- quartus中如何构建元件库 (0篇回复)
- MAX II EPM240管脚是否都可以定义为I/O，而不是某些管脚只能作为输入。 (0篇回复)
- port 端口说明中的输入输出全是信号量，不能是实数型变量？ (0篇回复)
- 数码管的引脚锁定问题 (0篇回复)
- .sof程序下载进去的时候，FPGA过不多久就自动复位 (0篇回复)
- 关于FSK在波形仿真的时候这两个信号的周期相差太大 (0篇回复)
- 海量数据存储，用CPLD或fpga实现PCI接口?! (0篇回复)
- 液晶屏的接口cpld与sed1335接口 (0篇回复)
- 求助：毕业设计基于CPLD的HDB3编码 (0篇回复)
- 编写高效的测试设计(testbenches (0篇回复)
- 如何用CPLD或fpga做总线驱动？ (0篇回复)
- 在FPGA上验证能跑起来，相同代码，CPLD上跑不起来 (0篇回复)
- 什么是组合反馈，应该如何避免 (0篇回复)
- 关于cpld发脉冲的问题，两段代码一个有输出，一个没有，不知道为什么。 (0篇回复)
- Almost one-hot encoding是什么意思？ (2篇回复)
- 如何用电路实现整数取反，如输入５，经过电路后输出－５ (0篇回复)
- 有关CRC的结果有没有可能是全0 (1篇回复)
- 请问：CPLD厂家提供的低层的标准库是否都已不存在竞争冒险问题？ (0篇回复)
- Lattice的isplever的问题 (0篇回复)
- 请教版主 (1篇回复)
- fpga (0篇回复)
- QUARTUS里面怎么没有象XILINX里设计状态机那样的工具? (0篇回复)
- 状态机综合的问题 (0篇回复)
- 如何在板子上调试符合要求的状态机？ (0篇回复)
- 状态机，但是仿真显示状态不变化 (0篇回复)
- 本人正在设计的一个芯片，综合后的电路图杂乱文章，信号线错综复杂 (0篇回复)
- 请教关于用first encounter做layout (0篇回复)
- 语音芯片是TLV320AIC23B数字音频控制接口设计的状态机设计 (0篇回复)
- 如何求解一个电路的最大瞬态电流，哪些工具可以帮助我们实现这一想法呢？ (0篇回复)
