- CPLD接RC滤波器问题 (0篇回复)
- VHDL生成图元以后，在原理图文件中使用 (1篇回复)
- CPLD 8051内核的BDF (0篇回复)
- 我的状态机是怎么回事?? (1篇回复)
- 状态机的问题，请教高手关于状态机的研究思路 (0篇回复)
- VHDL编好程序后加载到CPLD中数据紊乱问题??? (1篇回复)
- 高手发一下基于VERILOG的状态机, (1篇回复)
- CPLD语言：想用一个模块实现延迟功能，并且能够在仿真中看出 (1篇回复)
- EDIF规范的链接包含LPM规范 (0篇回复)
- 请教时钟选择器的程序 (0篇回复)
- 在VHDL 里想用FORCE ,应该用什么命令呢? (0篇回复)
- VHDL设计一个T接线器 (1篇回复)
- fpga高难度 的程序 (0篇回复)
- 请教：在开发板里面需要时钟的处理？ (1篇回复)
- cpld的数据存储如何实现的CPLD如和把一个数存在cpld里面呢 (1篇回复)
- 请问有DLL的最小的CPLD有什么型号可以选择的？ (1篇回复)
- cpld中如何输出高阻态：引脚定义为inout，但是综合时出现错误 (1篇回复)
- maxII的封装图怎么显示不了vccint管脚和vcci/o管脚啊？ (1篇回复)
- 连续信号的延时输出 (1篇回复)
- 基于FPGA\CPLD的车载DVD位控系统 (1篇回复)
- 编写高效的测试设计(testbenches)---8 (0篇回复)
- 关于EPM7128S与计算机串行通信的问题 (1篇回复)
- Debussy5.2使用问题 (1篇回复)
- ultraedit 为什么用注册机产生注册码后，每次打开ultraedit都提示我用的是试用版 (2篇回复)
- 关于USB主机与设备的问题 (1篇回复)
- 问个问题：“锁存器建模时，用非阻塞赋值”为什么不可以用阻塞呢？ (0篇回复)
- CPLD高频计数的问题 (2篇回复)
- 哪位高手编过i2c－salve端的程序，请指点一下 (0篇回复)
- 使用FPGA的可重构的计算机系统的数据和指令也都用二进制代码表示吗？ (0篇回复)
- verilog逻辑设计上使用什么样的编辑工具？各有什么优缺点 (0篇回复)
- 单进程状态机和双进程状态机各自的特点和应用场合? (0篇回复)
- vcs通过UCLI调用TCL脚本问题 (0篇回复)
- 从verilog转到VHDL 有没有哪位大侠教教westor的三段FSM用VHDL怎么描述 (0篇回复)
- 请教：用CPLD模拟UART口 (1篇回复)
- 元件例化时的端口映射 (1篇回复)
- 求助，不能综合，大家帮忙看一下谢谢1 (0篇回复)
- fpga初学者请教三段状态机的问题 (1篇回复)
- 如果状态机没有RESET (1篇回复)
- 个DPTRA的地址对应cpld历史多少？？cpld里怎么指定具体的地址让单片机能识别 (0篇回复)
- 数字式工业标准电压/电流转换器设计 (0篇回复)
