- 有什么办法让synplify能识别所写的状态机呢,写代码有什么讲究 (3篇回复)
- verilog状态机死机 (2篇回复)
- 我要设计一个位串的数组，并初始化，可编译通过不了 (1篇回复)
- 这是一个4位的移位寄存器DIR是不是控制左移或者右移的 (3篇回复)
- fpga新手有关verilog中全等号===的使用 (2篇回复)
- riviera的代码分析工具code coverage (3篇回复)
- 图像采集的系统DSP和CPLD的问题 (2篇回复)
- cpld的时钟频率是怎么算的？ (3篇回复)
- 光纤电流互感器数据处理算法的fpga实现要求用verilog hdl语言去做。 (1篇回复)
- cpld设计流程 (1篇回复)
- 【求助】：高手帮忙看看我的vhdl程序问题出在什么地方 (3篇回复)
- 偶是新手 本人开始学verilog，请问用什么软件编程？ (2篇回复)
- 用的Quartus 60由于没有lincense,所以不能自动生成.sof和.pof文件怎么办? (2篇回复)
- 请问大家三段式状态机的问题 (1篇回复)
- 电平产生问题 (2篇回复)
- 求助：code style check工具 (1篇回复)
- 脉冲按键电话按键显示器设计Verilog HDL (1篇回复)
- EPM1270管脚未定义 (4篇回复)
- MAXPLUSII10.2和licen？，编译不了咯 (2篇回复)
- 关于用Gray码替换Binary码编写状态机的问题 (2篇回复)
- 程序怎么改:输入有两个时钟信号：gate：1Hz方波，clk：40MHz；另一输入是使能信号：en (3篇回复)
- fpga工程师有人用过ISE中的stateCAD么? (1篇回复)
- CPLD设计主备控制器 (2篇回复)
- ASIC设计流程以及所用工具 (3篇回复)
- 关于FPGA实现过程的问题！！ (3篇回复)
- verilog键盘控制状态机问题 (1篇回复)
- VHDL中是不是不分三段 两段状态机啊 (4篇回复)
- 我的状态机出现时序滞后，请问高手怎么办 (1篇回复)
- 想为下一个模块产生一个使能信号如何写比较好 (2篇回复)
- 听说mentor的0-in能进行亚稳态分析，是不是真的？ (5篇回复)
- 关于端口轮询的实现方法请教？ (1篇回复)
- altera 的emp240驱动dm12864c液晶verilog程序 (2篇回复)
- 求助：UART的VHDL 程序 (1篇回复)
- 请问为什么会有这样的问题，在寄存器前面加一个线网再赋值就要慢一个周期 (1篇回复)
- epm7128slc84-15的问题.下载两次之后说硬件没有连接. (3篇回复)
- 请教关于状态机和计数器延时的配合 (1篇回复)
- 请问关于ncsim的问题 (0篇回复)
- 一款FPGA芯片中可以设置几个控制器 (1篇回复)
- 有什么好的HDL编辑工具？ (4篇回复)
- Ise中调用synplify pro (1篇回复)
