- altera公司的cyclone系列怎么样用ＶＨＤＬ编写rom代码？？ (3篇回复)
- 谁有verilog z变换的源代码啊？？？急急急急 (0篇回复)
- 菜鸟求助 关于IP核 (0篇回复)
- 基于循环前缀ML估计的同步分析及FPGA实现--技术 (0篇回复)
- 求助前辈们一个关于查表的问题 (0篇回复)
- 有人研究过DVB的下变频器吗？ (0篇回复)
- 在EDK中，microblaze是不是仅仅是一个核，里面没有定时计数器之类啊？？ (3篇回复)
- 4输入的LUT表完成组合逻辑的功能，即相当于一个16bit存储空间 (0篇回复)
- 如何解决CPLDIO管脚3.3V与外部电路5V兼容的问题 (0篇回复)
- 关于FLASH编程中的一点问题 (0篇回复)
- ISE8.2中遇到问题，求解答！！！ (0篇回复)
- 数码管显示问题 (2篇回复)
- 找牛人做一个滤波器，有偿的。。。 (0篇回复)
- 有人用verilog做过曼彻斯特解码的吗？ (0篇回复)
- 请教各位前辈 小弟刚入门 (3篇回复)
- 一个计数触发电路，输出信号延时后的“仿真”输出会有毛刺是怎么回事 (3篇回复)
- 北京瑞雪股份制技术团队专注于嵌入式设备研发外包及代工生产 (0篇回复)
- FPGA内的触发器驱动强度在哪里可以查看？？ (1篇回复)
- 盐雾试验箱存在的问题 (0篇回复)
- 有关集成电路测试数据的处理方法简述 (0篇回复)
- 如何写好FPGA代码的一点浅见 (3篇回复)
- 在ISE中用verilog语言，可以不在最顶层的模块里面例化ip核吗？ (3篇回复)
- 问个很傻的问题 关于ALTERA的DE2开发板 (1篇回复)
- 求问，有谁用过FPGA去控制电机啊 (0篇回复)
- 关于异步FIFO的问题 (7篇回复)
- 哪位做过状态机的嵌套？ (1篇回复)
- EDK中 reset是应该选高电平有限 还是低电平有效 (1篇回复)
- 边沿检测电路 (1篇回复)
- quartus 编写的RAM读写出现错误 (2篇回复)
- Verilog中如何消除按键抖动 (7篇回复)
- 在Verilog里怎么赋初值？ (13篇回复)
- always @ (*) (9篇回复)
- 顶层实体未定义？？？ (1篇回复)
- 保护投影仪的方法 (0篇回复)
- 数字式Q表测量方法 (0篇回复)
- 关于波形仿真的延时问题 (4篇回复)
- virtex5 的管脚资料，有的给发一份 (0篇回复)
- 那什么拯救你 我的ISE (2篇回复)
- 为什么在quartus ii中没错在modelsim中却提示：Unknown identifier std_logic_vecter (1篇回复)
- 请各位大侠帮个忙 (0篇回复)
