- 求助 帧同步搜索电路 (0篇回复)
- 求ISE syetem generator，恳请给传上 (1篇回复)
- 程序下载到fpga 时出现的错误 (0篇回复)
- 关于DSP Builde (2篇回复)
- 自定义组件，应用 (0篇回复)
- 从FPGA的GPIO口产生时钟问题 (0篇回复)
- testbench不能运行 求高人指点下 (2篇回复)
- FPGA实现高速传输 (1篇回复)
- FPGA实现高速传输模块 (1篇回复)
- Altera IP核 (2篇回复)
- 有人遇到过 Quartus 下的其中一个IP核不能用，其余正常使用的现象吗？ (6篇回复)
- 求助：关于FFT IP核的输出结果 (2篇回复)
- cyclone 的锁相环管脚如何用来做普通IO使用？ (2篇回复)
- 求助：峰峰值为4V的正选波输入信号能否正常驱动FPGA干活？ (1篇回复)
- 有人用ISE 10.1.3吗？我想使用fir compiler v4.0这个ip核，可是用不了，怎么办啊？ (1篇回复)
- 7段译码器Verilog代码 (2篇回复)
- 新手求教verilog变量的定义类型问题 (5篇回复)
- 如何操作同一个组件里的多个寄存器 (0篇回复)
- 加法器程序中： (0篇回复)
- 问下如何用verilog求模取整数部分 (0篇回复)
- verilog if语句使用问题 (0篇回复)
- if语句使用的问题 (0篇回复)
- 有没有人调过DDR2？ (0篇回复)
- 用一根交叉线把fpga和pc连接，应该怎么设置？ (1篇回复)
- 用xilinx fpga 与spi flash (m25p40)通信读不出数据是为什么 (0篇回复)
- 找项目合作 (1篇回复)
- 儿童走失提醒器 (1篇回复)
- 小弟有关于Xilinx开发板选择问题请教各位大虾。 (0篇回复)
- quartus 9.0 (3篇回复)
- 为什么子模块LUT资源减少了2000，而顶层模块LUT资源只减少了4000？ (1篇回复)
- 我把pcore添加到EDK工程里，使用Configure Co-processor tool (0篇回复)
- 组件开发流程 (1篇回复)
- modelsim仿真有时候出来的结果一直是红线呢 (7篇回复)
- 问题 (1篇回复)
- SOPC_CPU_time_limited.sof (1篇回复)
- SOPC 设计方面 (2篇回复)
- IP核请教 (0篇回复)
- 怎么设置spartan6的IP啊？ (0篇回复)
- 大家帮忙看下，程序的第三路输出，会有毛刺，别的路都好，是怎么回事 (1篇回复)
- FPGA相对于单片机的优势和应用场合？ (2篇回复)
