- 中国缺少什么样的电子工程师? (0篇回复)
- Verilog三段式状态机描述献给初学者 (0篇回复)
- 如何发现并解决FPGA设计中的时序问题 (0篇回复)
- Verilog调试用系统任务和常用编译预处理语句 (0篇回复)
- Modelsim的Tcl命令二 (0篇回复)
- 敷铜的注意点 (0篇回复)
- 请问chipscope都可以抓什么样的信号 怎么有的信号看不见 有的信号不能抓 (2篇回复)
- 电路板剖制的方法及技巧 (0篇回复)
- FPGA入门教程——详尽的基础知识 (2篇回复)
- VGA资料 (2篇回复)
- 逻辑验证法 (2篇回复)
- I2C协议 I2C通讯协议 (2篇回复)
- 高效状态机设计 (2篇回复)
- 逻辑设计资料 (2篇回复)
- FPGA学习小记 (1篇回复)
- FPGA工程师面试试题 (1篇回复)
- FPGA工程师面试试题二 (1篇回复)
- 基于FPGA的卷积编译码器的设计与实现 (4篇回复)
- 设计全数字锁相环锁定频率在2k-5k (4篇回复)
- 门控时钟 (1篇回复)
- Verilog程序经验谈 (1篇回复)
- fpga求解 assign a=b?c:d 与 if(b) a=c else a=d的区别 (4篇回复)
- modelsim10.0仿真不出波形 (12篇回复)
- Cyclone IV FPGA与CAN控制器SJA1000相连需要电平转换芯片吗 (1篇回复)
- xilinx ise中使用模运算符 (1篇回复)
- verilog 减法 (0篇回复)
- FPGA精华资料下载 (0篇回复)
- ASIC学习技巧 (0篇回复)
- FPGA学习步骤 (0篇回复)
- 数字系统的设计 (0篇回复)
- 处理器验证方法 (0篇回复)
- Xilinx IP核 license 申请方法 (0篇回复)
- sdram控制器 (1篇回复)
- 求助 (0篇回复)
- 求verilog HDL程序代码 (0篇回复)
- 用quartusII怎么设置使用引脚的默认输入输出状态？ (0篇回复)
- 请问去哪能找到介绍以太网硬件卸载相关的资料？ (0篇回复)
- 用quartusII怎么设置使用引脚的默认输入输出状态。。。 (0篇回复)
- Xilinx ISE Design Suite 13.1 (1篇回复)
- 怎么实现源时钟倍频？ (1篇回复)
