- 如何保持某些路径的编译结果？ (3篇回复)
- 为什么比较器输出本来有波形，但是输出接上CPLD后，波形就消失了啊？ (1篇回复)
- fifo半满的时候读 (1篇回复)
- 画FPGA PCB板时 标准的过孔外径和内经分别是多少啊 (2篇回复)
- 请问chipscope 时间分辨率多少 (2篇回复)
- 怎样理解SDRAM的读写的超前时间和滞后时间 (1篇回复)
- 用Verilog+HDL实现I2C总线功能 (9篇回复)
- fpga下载问题 (3篇回复)
- fgga内部复位和外部复位的区别？ (2篇回复)
- 编译没错但是不占芯片资源 (1篇回复)
- VHDL遇到一点困惑，求高手指点迷津 (1篇回复)
- 那位大侠有 verilog inout类型管脚的应用例子 我今天做了个 怎么仿真都不成功 (2篇回复)
- 赛灵思 XC3S500EPQ208A 管脚配置 和 iic死锁 (2篇回复)
- 关于fpga做字符显示实验 如果没有lcd 可不可以用TFT代替呢？ (0篇回复)
- 谁有正玄波的等幅PWM波数组 (0篇回复)
- 关于触摸屏， (0篇回复)
- nios和fpga的安全性问题 (0篇回复)
- fpga串口调试无法接收数据？？？ (3篇回复)
- quartus里的delay chains指的是什么 (0篇回复)
- nios11延时不起作用 (0篇回复)
- 大家帮我分析下这个程序能实现占空比为50%的num分频吗？谢谢 (2篇回复)
- 有人在win7 64位系统下使用quartus吗 (1篇回复)
- 初学者问该如何学习fpga？请大家推荐些书和开发板！ (18篇回复)
- fpga管脚没有配置，为什么会有输出啊 (4篇回复)
- 请问FPGA最高工作频率问题？ (4篇回复)
- 有没有人使用过quartus内部的Lcell延时进行时间测量的？ (3篇回复)
- 怎样才能减少程序中逻辑门器件的使用？？ (4篇回复)
- 寻找高手 (3篇回复)
- 在建立的工程中，程序设计时用到一个软件自带的IP核 (3篇回复)
- 请教：哪位在ubuntu下安装过modelsim没？ (4篇回复)
- fpga仿真软件 (3篇回复)
- 跪求各位高手Simulink环境中FFT IP核系统实现的问题！ (3篇回复)
- Quartus II Qsim仿真受阻，请大家帮忙分析下 (3篇回复)
- 请教如何在Quartus中产生高斯白噪声 (3篇回复)
- 如何用MODELSIM仿真PLL啊？ (14篇回复)
- 帮忙看下怎么错了，谢谢 (9篇回复)
- 有人懂SDRAM 的潜伏期吗 (1篇回复)
- 我用800*600的vga时序去扫描一幅64*64的图，我图的地址下一行的话是怎么加 (0篇回复)
- 各位大神，谁有tri_mode_eth_mac v3.2的ipcore (1篇回复)
- FPGA项目外包 (2篇回复)
