- 谁用过oserdes,xilinx的 (0篇回复)
- Synplify的时序约束和Timequest的时序约束是一回事吗？ (0篇回复)
- NIOSII 延时子程序的指令周期怎么计算 (0篇回复)
- 关于altlvds字节对齐的问题求助 (6篇回复)
- verilog一个关于简化ont-hot编码问题 (3篇回复)
- 请问 xilinx fpga， -2 -3 那个等级的速度更高呀？ (3篇回复)
- Error: Can't place multiple pins assigned to pin location Pin_162 (0篇回复)
- 点击programmer时，出现了如下的错误： Error: Line 10 of Chain Description File (2篇回复)
- 高温下，cyclone的产品，里面的寄存器会出现某一位突然跳变的情况吗？？？温度多高 (0篇回复)
- 哪里设有专门培训制作电子杂志的地方 (0篇回复)
- 有谁对信号噪声混合信号做过截位的啊？ (1篇回复)
- 想画一块dsp+fpga（cyclone）的板子，各位朋友，有没有fpga的外设资料什么的 (0篇回复)
- 求fpga开发工具 (1篇回复)
- I2C接口读写EEPEROM设计 (1篇回复)
- 我要取两个ram为256地址的相应地址上的数去做运算 请问有什么好办法 (1篇回复)
- 有没有人用FPGA做SpaceWire啊 (0篇回复)
- 谁知道那款WIFI无线网卡的基带处理和MAC是分离的 (0篇回复)
- 哪位大虾有CY7C67300的开发资料，望分享，非常感谢~~ (0篇回复)
- 请问双端口RAM只可以顺序读写吗？ (0篇回复)
- USB Blaster CY7C 版本的固件啊！！哪个大虾有啊！！ (0篇回复)
- 谁有DSP_bulider啊？ (0篇回复)
- PCB快板打样 双面50元 四层200元起（包测试）加急可24小时出货 (0篇回复)
- Verilog 求程序，关于交通灯的...重金感谢啊 (5篇回复)
- FPGA引脚分配问题（DDR2控制器） (1篇回复)
- 有xilinx LVDS比较熟的么？ (0篇回复)
- 有谁配置过nco 的ip corｅ核啊，那里面的ｒｏｍ文件是怎么配置啊 (0篇回复)
- 有做过fpga网关的py吗 (0篇回复)
- 那位有DDR2和PCIE 电路图？ (0篇回复)
- 顺便问一下，谁有88e1111的verilog模型吗？？ (2篇回复)
- 向各位大神求一个MP3的代码。 (0篇回复)
- MentorGraphics Modelsim/Questa 免费研讨会 (8篇回复)
- 大家有谁知道怎么在SDK里面调用自己生成的静态库函数（.a文件）吗？谢谢了 (0篇回复)
- megawizard生成memory时候，memory complier下面选项怎么全是灰色的啊？ (0篇回复)
- niosii中可不可以用汇编编程序？ (0篇回复)
- modelsim仿真只占一个cpu的50%，有没有可以让他占用更多资源的方法啊？ (0篇回复)
- Questa Sim 有人用过没？ (0篇回复)
- 用vhdl如何设计输出锁存 (0篇回复)
- 谁知道这种表达式是什么意思 (1篇回复)
- 时序约束中输入输出的建立时间，保持时间是怎么计算的？ (3篇回复)
- 千兆网实现方案，请教！！ (2篇回复)
