- 超级好教材--赛灵思ISE13.1设计流程详解 part1 (2篇回复)
- 谁做过 用fpga做的 电子琴 (0篇回复)
- 提示缺少信号< clk2ms >缺失灵敏度列表添加合成的目的是什么问题啊？？？ (0篇回复)
- 简单的Verilog HDL 程序。交通灯 (8篇回复)
- 求教大神：数码管亮度控制器 (0篇回复)
- 我在IDE中建立工程时遇到不能建立工程的情况 (0篇回复)
- 有安装了 Modelsim ase 11.0版本的么？ (0篇回复)
- 谁研究过ddr3呀 (0篇回复)
- 请教各位高手，quartus中没有MAX9000系列器件，现要给一个器件下载，应该怎么办？ (0篇回复)
- 大神们能帮我改下这个跑马灯的程序吗？老实说我这样写太烦了。 (7篇回复)
- FPGA中可不可以实现把1路数据变成3路数路 (2篇回复)
- 想在DE2的板子上用wm7831L音频发声和采样的实验 (1篇回复)
- 从RAM 中读取数据 怎么编写testbench (0篇回复)
- 在ISE9.1里没有spartan6的配置选项，怎么才能在ISE9.1对spartan6下载程序 (0篇回复)
- 使用FPGA产生1HZ到300KHz频率连续可调的脉冲信号 该如何实现？？ (0篇回复)
- 基于TI DSP TMS320C6455和Altera FPGA EP3C40F484C8的Camera Link 智能图像处理平台 (0篇回复)
- 基于TI DSP TMS320C6455和Altera FPGA EP3C40F484C8软件无线电处理卡 (0篇回复)
- 基于TMS320C6455、EP2S60F1020的6U结构 Camera Link智能图像处理平台 (0篇回复)
- 基于Xilinx Virtex-5LXT FPGA的四路光纤PCIE卡(4路光纤卡) (0篇回复)
- 基于TMS320C6455、XC5VSX95T 的6U CPCI无线通信处理平台 (0篇回复)
- 单数分频器verilog-fpga代码 (1篇回复)
- 在ISE9.1里没有spartan6的配置选项，怎么才能在ISE9.1对spartan6下载程序 (1篇回复)
- modelsim 连调的问题 (2篇回复)
- 请教 串并转换中testbench输入端怎么让他产生11位串行数据？ (3篇回复)
- 有谁用verilog写过testbench文件？ (1篇回复)
- 有没有用CPLD做频率测量的？ (0篇回复)
- ISE软件中的那个timing analyzer重要吗？要重点学习吗？ (0篇回复)
- I2C 接口 scl和sda 是不是必须接上拉电阻啊 求教 (1篇回复)
- SPWM 软件里有ip吗 (0篇回复)
- 数字中继接口的程序哪个大哥有啊？ (3篇回复)
- 求助 NIOS II Processor 的建立出现问题 (0篇回复)
- 数字复接系统verilog (0篇回复)
- 请教对FPGA设计的评价 (0篇回复)
- 课程设计，不懂啊~~~~~求救，关于VHDL语言的 (0篇回复)
- FPGA的CycloneII 系列的 EP2C5Q208C8芯片的特点、性能等等一些资料吗？ (1篇回复)
- 使用VHDL编写代码实现串行数据收发 (0篇回复)
- 求助：FPGA读取基于CMOS摄像机的图像采集 (3篇回复)
- 我想问一哈，spi中那个速率控制必须有吗？？ (0篇回复)
- 有人用verilog 写过SVPWM 波形吗？ (0篇回复)
- 时序分析 (0篇回复)
