- 逻辑设计资料 (2篇回复)
- FPGA学习小记 (1篇回复)
- FPGA工程师面试试题 (1篇回复)
- FPGA工程师面试试题二 (1篇回复)
- 基于FPGA的卷积编译码器的设计与实现 (4篇回复)
- 设计全数字锁相环锁定频率在2k-5k (4篇回复)
- 门控时钟 (1篇回复)
- Verilog程序经验谈 (1篇回复)
- fpga求解 assign a=b?c:d 与 if(b) a=c else a=d的区别 (4篇回复)
- modelsim10.0仿真不出波形 (12篇回复)
- Cyclone IV FPGA与CAN控制器SJA1000相连需要电平转换芯片吗 (1篇回复)
- xilinx ise中使用模运算符 (1篇回复)
- verilog 减法 (0篇回复)
- FPGA精华资料下载 (0篇回复)
- ASIC学习技巧 (0篇回复)
- FPGA学习步骤 (0篇回复)
- 数字系统的设计 (0篇回复)
- 处理器验证方法 (0篇回复)
- Xilinx IP核 license 申请方法 (0篇回复)
- sdram控制器 (1篇回复)
- 求助 (0篇回复)
- 求verilog HDL程序代码 (0篇回复)
- 用quartusII怎么设置使用引脚的默认输入输出状态？ (0篇回复)
- 请问去哪能找到介绍以太网硬件卸载相关的资料？ (0篇回复)
- 用quartusII怎么设置使用引脚的默认输入输出状态。。。 (0篇回复)
- Xilinx ISE Design Suite 13.1 (1篇回复)
- 怎么实现源时钟倍频？ (1篇回复)
- 问下:quartus里面时序仿真的输出是不是一定会有延时呀 (1篇回复)
- 有关QUARTUS II 仿真的问题。。。 (2篇回复)
- STM32 3.5固件库里是不是本来就没有 (0篇回复)
- PCLK是什么哦？ (0篇回复)
- 是什么原因？能否设置为无限制接收？？ (0篇回复)
- 电网周期分12等份实现疑惑 (2篇回复)
- 我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事 (2篇回复)
- Verilog里有没有办法在两个always块里给同一个reg赋值啊？ (0篇回复)
- FPGA一般怎么初始化啊？ (0篇回复)
- 请问ise中怎么导出tcl (0篇回复)
- 直接把FPGA的IO口和GND相连会有什么后果？会烧坏么？ (0篇回复)
- verilog编程问题 (1篇回复)
- 电子工程师经验：FPGA设计风格须知 (3篇回复)
