- 问下:quartus里面时序仿真的输出是不是一定会有延时呀 (1篇回复)
- 有关QUARTUS II 仿真的问题。。。 (2篇回复)
- STM32 3.5固件库里是不是本来就没有 (0篇回复)
- PCLK是什么哦？ (0篇回复)
- 是什么原因？能否设置为无限制接收？？ (0篇回复)
- 电网周期分12等份实现疑惑 (2篇回复)
- 我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事 (2篇回复)
- Verilog里有没有办法在两个always块里给同一个reg赋值啊？ (0篇回复)
- FPGA一般怎么初始化啊？ (0篇回复)
- 请问ise中怎么导出tcl (0篇回复)
- 直接把FPGA的IO口和GND相连会有什么后果？会烧坏么？ (0篇回复)
- verilog编程问题 (1篇回复)
- 电子工程师经验：FPGA设计风格须知 (3篇回复)
- 源时钟周期翻倍 (0篇回复)
- 请教：想通过FPGA芯片实时的传输摄像头图像在电脑上面显示 都需要哪方面知识 (0篇回复)
- quartusii 里面关联 块与块连接的总线 能不能用网络标号 (0篇回复)
- 大家好，问下FPGA上clk脚和pll clk脚有啥不同 (0篇回复)
- 略谈两个月单片机设计与开发的感慨 (0篇回复)
- 七点理由告诉你中国IC公司为啥成不了TI (0篇回复)
- 改变文件和程序的关联方法 (0篇回复)
- 找高手帮助 (0篇回复)
- 初学可编程IC，是选择FPGA还是CPLD？语言是选择VHDL还是Verilog？ (2篇回复)
- 时序分析 (1篇回复)
- verilog 资料共享！ (1篇回复)
- 请问哪位高手知道Cyclone IV E器件怎么加密啊 (1篇回复)
- Altera下载线求助 (1篇回复)
- DSP从入门到精通全集二 (1篇回复)
- FPGA的JTAG烧写注意事项 (9篇回复)
- FPGA嵌入51内核的方法 (1篇回复)
- 八通道数据采集系统设计 (1篇回复)
- 【问题探讨】相同的程序换了不同型号的FPGA之后运行不正确了 (1篇回复)
- 串口知识简介及无源RS232-485转换器的制作方法 (1篇回复)
- 三极管的作用 (1篇回复)
- 电烙铁的基本使用技巧及教程 (1篇回复)
- 关于verilog综合 (1篇回复)
- 关于BRAM (1篇回复)
- verilog学习资料，网上找到的，希望对大家有帮助 (10篇回复)
- 请问verilog中用了两个always之后就不能用assign了吗？ (1篇回复)
- verilog 状态延时 延时3个周期 (5篇回复)
- 求助； (0篇回复)
