- 时序分析 (1篇回复)
- verilog 资料共享！ (1篇回复)
- 请问哪位高手知道Cyclone IV E器件怎么加密啊 (1篇回复)
- Altera下载线求助 (1篇回复)
- DSP从入门到精通全集二 (1篇回复)
- FPGA的JTAG烧写注意事项 (9篇回复)
- FPGA嵌入51内核的方法 (1篇回复)
- 八通道数据采集系统设计 (1篇回复)
- 【问题探讨】相同的程序换了不同型号的FPGA之后运行不正确了 (1篇回复)
- 串口知识简介及无源RS232-485转换器的制作方法 (1篇回复)
- 三极管的作用 (1篇回复)
- 电烙铁的基本使用技巧及教程 (1篇回复)
- 关于verilog综合 (1篇回复)
- 关于BRAM (1篇回复)
- verilog学习资料，网上找到的，希望对大家有帮助 (10篇回复)
- 请问verilog中用了两个always之后就不能用assign了吗？ (1篇回复)
- verilog 状态延时 延时3个周期 (5篇回复)
- 求助； (0篇回复)
- 速度面积比的计算 (0篇回复)
- ~~急：求FPGA大牛指导（功能部件物理面积估算） (4篇回复)
- 如何学习FPGA (2篇回复)
- FPGA入门教程 (31篇回复)
- 高手帮忙来看个双频波形发生的问题 (0篇回复)
- 请各位高手 指教一下新人 (2篇回复)
- 郑州防空兵医院哮喘呼吸病患者的终点站 (0篇回复)
- FPGA调试基础知识.pdf (0篇回复)
- 这个 block ram 和 分布式ram一样吗？ (1篇回复)
- 电气设备的维修方法与实践 (0篇回复)
- 一个工程师的心里话，看看！ (0篇回复)
- DSP C语言的基础学习 (0篇回复)
- 介绍学习PLC密决 (0篇回复)
- 上下拉电阻总结 (0篇回复)
- reg寄存器赋值输出，因为延时发生错误 (7篇回复)
- 从头开始，踏入电子电路的世界 (1篇回复)
- 求开根号模块与加法器模块同步问题 (1篇回复)
- 关于Xilinx调用IPcore 与 原语的区别的讨论 (1篇回复)
- 把FIR ipcore放在整个工程中与单独跑一个FIR ipcore工程相比RAM (2篇回复)
- VHDL还是Verilog好？ (0篇回复)
- LM TimingDesigner设计的时序波形怎么导入quartusⅡ做时序验证的吗 求解 (4篇回复)
- 问下 cyclone II外部晶振最大支持多少HZ (1篇回复)
