- modelsim出现这个错误怎么办啊 (2篇回复)
- 卸载ise的时候把代码都删除了，悲剧啊 要重新弄好久 (2篇回复)
- 有谁在用xilinx system generator 做FPGA的吗？一起交流学习 (1篇回复)
- Altera 有像 Xilinx MCMP一样的IP 吗？ 有知道的大牛 指导一下哈 (1篇回复)
- 关于Chipscope的一些基础问题 (3篇回复)
- 插入chipScope对电路有何影响 (4篇回复)
- 初学者学习fpga (1篇回复)
- 学习模电经验分享 (0篇回复)
- 学习FPGA心得体会2012-5期学员 (0篇回复)
- ARM、DSP、FPGA的区别 (0篇回复)
- 索尼推进IP技术应用 (0篇回复)
- 什么是IC设计？ (0篇回复)
- 关于verilog # 的使用与疑问 (0篇回复)
- 请教实际电路中的波形问题 (0篇回复)
- modelsim后仿真的信号好乱，怎么能看到自己想要的信号 (0篇回复)
- FPGA与CPLD的区别 (0篇回复)
- 请问VHDL元件图怎么加时钟 (0篇回复)
- FPGA读取图片速度怎么样？ (2篇回复)
- 风电滑环为什么提供强劲动力？ (0篇回复)
- 想问一下前辈们，要快速入门FPGA，是否要相当熟练数电相关知识。 (8篇回复)
- 有谁在if语句里面嵌套过always啊，这样可以实现吗？ (6篇回复)
- 在altera的fpga中，哪些芯片具有sdram的控制器，怎样方便的使用sdram控制器 (3篇回复)
- Altera提供的sdram ip core应用小节 (11篇回复)
- 下载程序时遇到的问题？ (0篇回复)
- ISE中 DDS核输出两路正玄波 (1篇回复)
- 亚稳态 (1篇回复)
- 哪里有SYNPLIFY下载啊？ (2篇回复)
- 各位、有谁知道一个时序设计软件TimingDesigner的 (1篇回复)
- 串口接收一个八位数据，怎么编成PS2协议下的十一位信号？ (2篇回复)
- 如何实现单片以太网微控制器？ (1篇回复)
- 数码管间隔一秒由0—99显示（verilog） (1篇回复)
- 调用xilinx的 fifo ip core 出现的问题？ (3篇回复)
- 工程师应该怎么学习嵌入式 (1篇回复)
- 有人在win7 x64下用过synplify 吗？ (2篇回复)
- 什么是MAC? (0篇回复)
- 什么是以太网? (0篇回复)
- 工程使用modelsim时序仿真正确但板上调试没结果是什么原因 (4篇回复)
- 搞定FPGA！ (0篇回复)
- 帮小弟看看vrilog程序问题~~~谢谢 (0篇回复)
- 关于做VGA实验的问题？ (0篇回复)
