- FPGA驱动LCD显示，显示字符这个程序可以用C写吗？求真相？ (1篇回复)
- 有木有人做过基于FPGA的压力传感器的？求指教 (1篇回复)
- 关于VHDL状态机的几个问题 (3篇回复)
- 大家好 (1篇回复)
- 请教一下。quartus里怎么仿真.v的文件呀？ (1篇回复)
- altera的串行结构的fir核使用 (1篇回复)
- 新手，求教一个仿真的问题 (1篇回复)
- 帮我看看这段程序什么意思，是一个正弦信号发生器中的一部分 (3篇回复)
- 哪位大哥能帮我 翻译一下这个程序吗 顺便做个仿真 我的毕业论文要用 (4篇回复)
- 有没有人做过FPGA读写SATA硬盘的 求思路 (2篇回复)
- System C是一种很有效的设计方法 (1篇回复)
- AHDL to VHDL (0篇回复)
- 请问如何使用GRS (2篇回复)
- 我用ISE创建一个工程的时候它显示这个错误 (0篇回复)
- FPGA现在有没有支持增量编译的工具？ (0篇回复)
- 请问在spartan3上面建立的工程，能不能用在virtex-6板子上，只要将ucf改一下 (1篇回复)
- VERILOG描述是不是也能像VHDL那样并发处理？ (2篇回复)
- 求高手帮忙修改VHDL语言的CRC16程序，老是出错，急等 (2篇回复)
- 请问要做一个8通道数据采集系统 哪个型号的芯片比较合适呀 (1篇回复)
- fpga里怎么对一个数除以根号二呢？ (2篇回复)
- 频率 (3篇回复)
- 求助：signal snap没有信号时怎么回事啊？ (0篇回复)
- System Generator中的设计问题 (0篇回复)
- FPGA内实现32位计数器 计数结果怎么送到51单片机呀？ 求解 (1篇回复)
- 是不是 altera高版本的嵌入DSP硬核？ (0篇回复)
- 谁会破解modelsim-altera10.0C？ (0篇回复)
- 有人用fpga ram核采集过图像吗 (1篇回复)
- FPGA输入输出都是LVDS可以吗？ (1篇回复)
- 请教一个问题 我最近测得一对LVDS,请问LVDS信号怎么会随频率的变化而变化呢？？ (3篇回复)
- 请问高手verilog的$fwrite怎么使用呀 (3篇回复)
- FPGA的I/O口一定需要加光耦吗？ (4篇回复)
- 关于fpga的vga显示问题 (1篇回复)
- FPGA最高时钟怎么确定 (1篇回复)
- 求助 (1篇回复)
- 请教ALtera 系列在设计时各个引脚的符号和形状各有什么意义，在quartus ii里面如图 (0篇回复)
- 我装的Quantus(破解版)在360下总是被360阻止程序 (0篇回复)
- cyclone3 Fpga的最大功耗 能使多少？ (0篇回复)
- modelsim和ise已经关联了，但仿真时modelsim提示 no design loaded怎么回事？ (5篇回复)
- 请问我在下载nios时一直出现Using cable "USB-Blaster [USB-0]", (0篇回复)
- fpga editor有教程吗 (0篇回复)
