- 关于ISE中直接调用代码 (0篇回复)
- 谁知道ACTEL Flachpro3下载线的线序 (0篇回复)
- 请问quartusii在调用modelsim的时候，modelsim跑着跑着就停了 (0篇回复)
- 我的CPLD可以正常下载，晶振没问题，但是就是不论怎么样的程序 (0篇回复)
- can芯片询问 (0篇回复)
- 基于FPGA的DDS扫频信号源 (2篇回复)
- fpga 与单片机之间的通信 可以讨论下吗？ (5篇回复)
- 假设我想要一张图片进行二值化处理 我能不能将处理程序下给FPGA，在上位机上直接显示 (1篇回复)
- 用verilog实现的一些实例的代码，希望对大家有所帮住 (42篇回复)
- 求高手帮忙，vhdl中怎么把fcb：std_logic_vector（4 downto 1）转换成 i：integer啊 (1篇回复)
- Xilinx生成的DDR怎么仿真，为什么我综合布局不想都有警告 (0篇回复)
- 谁有用ram接收串口数据的例子？ (0篇回复)
- 为什么在quartus里边检查没有错误，而用synplify综合时出现语法错误 (0篇回复)
- 关于rs编码 (0篇回复)
- FPGA十进制除法如何让编程 (2篇回复)
- 求高手帮我分析一下程序“信号发生器+正弦波锯齿波三角波+VHDL” (0篇回复)
- 求高手指点 FPGA采集到数据怎样送到SDRAM中啊？ (22篇回复)
- 大家帮我看下这个程序该怎么改吧，谢谢了 (15篇回复)
- 推荐个FPGA的开发板，求购买地址。。。 (0篇回复)
- 关于编译码VHDL仿真程序调试的问题 (1篇回复)
- 求高手来看看程序，急 (4篇回复)
- QUARTUR ii 9.0文本编译中不能注释汉字改怎么办 ？ (1篇回复)
- FPGA/CPLD设计思想与技巧---乒乓操作 (3篇回复)
- 急求quartus ii 9.1 的32或64位的破解文件 (1篇回复)
- Warning (15610): No output dependent on input pin "clk" (1篇回复)
- 请问一下VGA的参数怎么算出来的 (0篇回复)
- # Error loading design 在modelsim仿真的时候出现 (0篇回复)
- # Error loading design 请问一下 在modelsim仿真的时候出现 (7篇回复)
- modelsim一直在loading，你们都碰到过没？？ (2篇回复)
- 用modelsim调试函数readmemh调入十六进制文件到存储器怎么总是读不进去啊 (0篇回复)
- 怎么设置综合quartus中状态机的编码方式？ (0篇回复)
- Altera术语翻译对照 (1篇回复)
- 超长位宽的影响因素 (0篇回复)
- 急！求教夏老师，关于nios中总线对流模式数据的读写延时问题 (0篇回复)
- 为何我的quartus软件的宏功能模块创建向导中没有lpm_rom模块 (1篇回复)
- 生成 有16位输入 输出的NOIS处理器 (1篇回复)
- 关于RS纠错编码 (11篇回复)
- 专业XILINX ALTERA开发板 国内最专业的FPGA设计服务公司 (0篇回复)
- FPGA优化结果占用零资源问题 (2篇回复)
- modelsim编译xilinx的unisims库咋编不进去呢？ (2篇回复)
