- vhdl变成verilog的问题 (6篇回复)
- 异步 (16篇回复)
- 怎样把maxplusii中原理图变为vhdl (15篇回复)
- 请教fpga高手：状态机状态不稳定的原因 (15篇回复)
- 关于如何把组合逻辑添加到三段式状态机中的问题 (16篇回复)
- 下列两种表述有何差别？ (12篇回复)
- one-hot state encode 是什么意思? (16篇回复)
- 不是函数，给一个信号带入数据是什么意思呢？ (14篇回复)
- VHDL状态机的时钟产生问题 (14篇回复)
- 关于状态机的写法问题 (12篇回复)
- quartus工具问个频率的问题 (12篇回复)
- 三段式状态机的代码问题 (15篇回复)
- fpga锁存问题 (14篇回复)
- 在状态机的一个状态下要实现毫秒级延时 (14篇回复)
- 状态机中某条语句貌似没有执行是怎么回事？？ (15篇回复)
- Verilog HDL一个小程序 (17篇回复)
- verilog代码：将一跟控制线与一个多位的输入端相与 (14篇回复)
- 想知道在什么情况下使用状态机最合适 (12篇回复)
- 在verilog的变量定义的时候是否就可以直接赋初值？ (13篇回复)
- 产生访问存储器的时序控制：地址、读信号、写信号。地址范围：00H~FFH。 (13篇回复)
- 单片机传给CPLD 一个16位的数据 (14篇回复)
- 求助：有关inout 口在testbench中 (12篇回复)
- 状态机的比较经典的VHDL的源代码? (11篇回复)
- 在xilinx Webpack4.1中怎样把verilog代码转化为原理图？ (11篇回复)
- 请问VHDL语言用什么 工具呀？ (9篇回复)
- verilog程序游戏机 (10篇回复)
- 在begin---end中竟然有两次的赋值，这样能实现吗 Verilog代码的意思 (10篇回复)
- VHDL还有前途吗？ (10篇回复)
- 比较大的verilog程序,状态机执行出问题了 (11篇回复)
- 关于verilog模块化设计的问题 (15篇回复)
- 用MegaWizard 建立一个FIFO宏功能模块时候，这个是怎么回事?麻烦请看看 (11篇回复)
- 基于FPGA的跳频扩频通信系统的设计与实现 (12篇回复)
- 时序仿真总出错 (10篇回复)
- 状态机的速度 (10篇回复)
- 如何提高fpga速度 (9篇回复)
- 如果状态机里的一个状态在一个时钟周期里没有执行完会怎样呢？ (13篇回复)
- 产生了latch如何消除? (11篇回复)
- fpga新手请教，verilog代码问题~~~ (12篇回复)
- 这段verilog代码为什么会综合出锁存器 (8篇回复)
- VHDL写了一个程序单片机怎么和CPLD连接啊? (7篇回复)
