- CPLD能不能不接时钟工作 (10篇回复)
- 一个状态机的问题 (8篇回复)
- 这个warning是什么意思？？ (7篇回复)
- 为什么VHDL程序总是出错？ (11篇回复)
- 求教cpld接晶振的问题？？？ (9篇回复)
- 大家学习VHDL用什么工具 (10篇回复)
- 仿真中出现的14'hUUUU是什么意思？ (8篇回复)
- 问关于综合的一个问题 时延(#num)是可综合的吗？ (11篇回复)
- 大家不妨把正在做的或者已经做过的东西拿出来欣赏讨论一下哈 (5篇回复)
- SystemC SystemVerilog 与modelsim (10篇回复)
- 在verilog中这个(*) 是什么意思呢？ (9篇回复)
- 请教：关于设计流程对ISE使用流程不太清楚 (6篇回复)
- synplify pro 软件中如何查看一个有限状态机的状态图？ (12篇回复)
- 光电编码器数据采集电路中输入有两个脉冲信号，请问在EPM7128s中该怎样进行引脚锁定 (8篇回复)
- 急需一个ＶＨＤＬ所写的消抖程序，请大家帮帮忙！ (10篇回复)
- 现在选择cpld，xilinx和altera的哪个好啊？如果选择altera，3000好还是II好呢？ (9篇回复)
- 讨论一下系统总线 (10篇回复)
- FPGA高手进来 (8篇回复)
- LDPC码的译码 (9篇回复)
- 端口的input，output，inout是相对谁来说的？？是如何确定的？？谢 (8篇回复)
- 用CPLD做设计时，同步复位好还是异步复位好？ (10篇回复)
- 用timing design画的波形图如何保存下来，如何复制到word文件里 (6篇回复)
- fpga提问：Verilog内如何实现左移而不增加字长？ (7篇回复)
- 状态机有问题吗 (27篇回复)
- 这段程序怎么运行的？ (9篇回复)
- 关于cpld做分频器的问题 (7篇回复)
- 状态机的编写方法 (9篇回复)
- 关于verilog语言中数组的综合问题（synplify或quartur工具）？ (6篇回复)
- 用一个clk做开关,记另一个cp的个数该如何实现? (8篇回复)
- fpga如何用三态？ (7篇回复)
- 状态机没有reset信号，会如何？ (9篇回复)
- 在设计中用计数器判断输出，这样好吗？ (5篇回复)
- 2合1下载线 实现2种下载线的切换 (7篇回复)
- 请教一个关于状态机的问题 (9篇回复)
- 如何避免fpga仿真中的毛刺现象? (6篇回复)
- 在Max7000中用七段数码管计数，急！！ (8篇回复)
- 怎么才能出现电路图？ (8篇回复)
- 做ASIC最核心的部分是用Verilog实现算法吗 (9篇回复)
- HDL没有办法如何给变量、讯号赋初值[求助〕HDL如何给变量/讯号赋初值？ (7篇回复)
- 关于verilog综合的问题 (8篇回复)
