- 急问fpga高手们cadence ldv一个问题. (6篇回复)
- 状态机仿真出错，请高手指教 (6篇回复)
- ABEL-HDL转到VerilogHDL的工具？ (4篇回复)
- 状态机的嵌套是把小状态机做成任务么？ (6篇回复)
- 先编译,根据使用宏单元的百分比来确定型号 (4篇回复)
- 如何初始化LPM_ROM (3篇回复)
- 都说使用状态机和计数器的差别在于，状态机不需要知道执行的具体周期 (8篇回复)
- 我的毕业设计题目是基于FPGA设计饭店点菜系统 (5篇回复)
- [转帖]Verilog代码编写规范，不错的 (4篇回复)
- 关于状态机的问题 (4篇回复)
- ram清零中出现错误 (9篇回复)
- 请教基于FPGA的arinc429总线接口的VHDL源代码 (4篇回复)
- 求VHDL设计题目！ (5篇回复)
- 任意分频器，仿真对的，综合就有问题了，高手看一下啊！ (7篇回复)
- 求教什么是LATCH？状态机是什么 ？？ (5篇回复)
- 用MAX7192芯片，这个错误信息是什么意思哪？ (6篇回复)
- 关于状态机的问题 (6篇回复)
- CPLD读取单片机数据 (4篇回复)
- 关于ise中block RAM的问题 (8篇回复)
- 疑问:always @( level sensitive list) (5篇回复)
- 求助：cpld接口问题 ？？ (4篇回复)
- 状态机后仿真有非法态，是怎么回事？ (5篇回复)
- FPGA加载一定要装QuatusII吗？ (6篇回复)
- 编写高效的测试设计（testbenches）---10 (4篇回复)
- 哪位大虾帮忙找找这个状态机程序的错（VHDL） (4篇回复)
- 请问高手如何提高状态机的速度? (7篇回复)
- 电子设计自动化，VHDL,VerilogHDL，请指点一下哪些东西是有用的？ (5篇回复)
- 状态机显示的问题 (7篇回复)
- Altium Designer也能编译HDL (6篇回复)
- 用cpld设计（锁相环法提取位同步．侦同步信号） (5篇回复)
- 关于NC_verilog软件进行仿真的问题 (4篇回复)
- 状态机要三段式写，感觉有可能执行不了第一个状态，这是怎么回事啊？ (6篇回复)
- 状态机的问题vhdl语言编了个程序,其中有一个进程是用复位和状态来触发的 (4篇回复)
- 请教fpga高手有关接口的问题 (5篇回复)
- 综合工具能不能自动解决VHDL描述中的冒险问题 (5篇回复)
- 用Quartus生成netlist？ (3篇回复)
- 相位问题 (6篇回复)
- 怎么样实现对一个信号的延时？ (4篇回复)
- 求余算法怎么硬件上实现两个整数求余的算法啊？？ (5篇回复)
- 关于fpga的流程工具！请教fpga高手 (4篇回复)
