- 帮忙看看这段代码哪里错了 (4篇回复)
- HDL 阅读工具 (4篇回复)
- 仿真工具的选择？ (4篇回复)
- 求助 关于时钟三倍频 和 LCD模拟信号 (4篇回复)
- MODSIM无法安装 (5篇回复)
- 关于fpga引脚分配的问题！！ (5篇回复)
- 请教 布局布线 (8篇回复)
- 谁能抛一个DDC滤波器设计的matlab 仿真 (5篇回复)
- 我采用ISE中调用synplify的办法来建立综合的工程 (2篇回复)
- 数据分配的问题 (3篇回复)
- 提高模拟效率的编码风格 (4篇回复)
- 跨时域信号处理,除了用两个D触发器外进行同步,还有什么方法? (5篇回复)
- 把Verilog交通灯程序转换为VHDL程序，按句改编后却怎么老有未知错误 (3篇回复)
- verilog01状态检测怎么输出有问题 (6篇回复)
- ncsim的问题 (3篇回复)
- 用fpga实现一个算法，时序问题怎么解决啊 (4篇回复)
- 芯片的加密原理是什么？有没有专用的eda软件完成加密！ (5篇回复)
- 求 Quartus II教程！！ (4篇回复)
- 关于字符的转换 (5篇回复)
- 请问Intel接口和Motolola接口有什么区别？ (6篇回复)
- modelsim 调用verilog IP核 没有结果 (3篇回复)
- 基于CPLD的十字路口交通灯设计 (7篇回复)
- 设计EP2C5T开发板 (6篇回复)
- FPGA蓝牙 (0篇回复)
- DSP Builder做DDS，编译报错提示part name无效 (0篇回复)
- verilog IP核调用 (0篇回复)
- 请问一个有关组件实例化的语法的问题，谢谢， (3篇回复)
- verilog 分频问题 (5篇回复)
- quartus有没有像statecad那样的状态机设计工具 (2篇回复)
- 用Verilog编写的跑马灯 (3篇回复)
- 一个quartus 和 modelsim 的问题 (2篇回复)
- 正想要状态机这样的东西呢 (2篇回复)
- 如何在一个周期的时钟的上升沿和下降沿同时所存数据 (3篇回复)
- 什么叫综合中的地域时间？ (无内容) (2篇回复)
- 为什么会产生锁存器？一个AD7663转换程序 (2篇回复)
- 数字电路基础和Verilog关系 (3篇回复)
- quartus vhdl 波形仿真 (2篇回复)
- fpga设计怎么能消除延迟 (4篇回复)
- 请教FPGA双向口怎么设计？ (2篇回复)
- modelsim的一个小问题 (2篇回复)
